首页|资源下载
登录|注册

高速数据

  • LVDS高速数据传输设计及其在SAR处理机中的应用

    针对LVDS高速数据传输,本文分析并比较了三种有效的传输方案。结合这些方案的特点和合成孔径雷达成像的需求,本文实现了使用高速时钟采样进行同步接收的LVDS传输方案。该方案有效地解决了在LVDS

    /dl/201463.html

    标签: LVDS 高速数据

    上传时间: 2021-01-02

    上传用户:chenhong515

  • 数字示波器DMA高速数据采集设计

    介绍一种MCU加CPLD控制的 DMA高速数据采样方案

    /dl/204685.html

    标签: 数字示波器 高速数据

    上传时间: 2021-03-20

    上传用户:thct

  • 实时高速数据采集与存储系统的一种实现方法

    本文结合ADLINK 公司的PCI-7300A_RevB 超高速数字I/O 卡的应用,介绍一种大容量、高速、实时数据采集与存储系统的实现方法。并根据自己的开发经验,指出实现过程中应该注意的一些问题。

    /dl/203241.html

    标签: 实时 存储 高速数据

    上传时间: 2021-01-30

    上传用户:paddy146

  • 高速数据采集处理系统的设计和实现

    ·摘要:  针对大型旋转机械,介绍了一种基于DSP、FPGA和MCU的新型的实时数据采集处理系统;采集的信号在送入数字电路处理前,需要进行电平变换和滤波,因此本文介绍了一种有效的模拟信号调理方法;  

    /dl/203014.html

    标签: 高速数据 采集处理系统

    上传时间: 2021-01-24

    上传用户:DTQB

  • 基于FPGA的机载高速数据记录系统的研究

    本文将电路接口技术与硬件可编程技术相结合,提出了用可编程芯片来控制IDE硬盘进行高速数据记录,能够满足机载数据记录设备重量轻、容量大、速度快的要求。 论文对硬盘ATA接口标准进行了研究,对VHDL语言、现场可编程门阵列器件(FPGA)实现硬件电路的原理和方法进行了深入分析,在此基础上完成了基于FPGA的数据记录控制器的 ...

    /dl/202659.html

    标签: FPGA

    上传时间: 2021-01-17

    上传用户:tb546722_33

  • 具有USB2.0 接口的高速数据采集卡设计

    讨论基于USB 接口的高速数据采集卡的设计与实现。详细讲述数据采集卡的硬件部分设计,并简要介绍固件程序、驱动程序和应用软件的设计。

    /dl/203954.html

    标签: 具有

    上传时间: 2021-02-20

    上传用户:a6523440

  • 基于DSP的高速串行数据录放接口设计和实现

    ·摘要:  介绍了一种用于声纳设备中的高速串行数据记录和回放接口的设计方案.该方案用于实现阵列数字信号处理机与数据记录设备间的连接.文中描述了利用ADI公司SHARC处理器的串行口实现高速数据记录和回放的硬件设计原理,给出了串行编解码方案和软件设计流程.   ...

    /dl/212547.html

    标签: 串行数据

    上传时间: 2022-09-26

    上传用户:kingchunhai

  • 应用FPGA的高速数据采集

    随着计算机技术的突飞猛进以及移动通讯技术在日常生活中的不断深入,数据采集不断地向多路、高速、智能化的方向发展。本文针对此需求,实现了一种应用FPGA的多路、高速的数据采集系统,从而为测量仪器提供良好的采集数据。    本文设计了一种基于AD+FPGA+DSP的多路数据采集处理系统,针对此系统设计了基于AD9446的模数转 ...

    /dl/201226.html

    标签: FPGA 模块

    上传时间: 2021-01-01

    上传用户:knifels

  • 双信号快速测频技术及FPGA实现

    建立在数据率转换技术之上的宽带数字侦察接收机要求能够实现高截获概率、高灵敏度、近乎实时的信号处理能力。双信号数据率转换技术是宽带数字侦察接收机关键技术之一,是解决宽带数字接收机中前端高速ADC采样的高速数据流与后端DSP处理速度之间瓶颈问题的可行方案。测频技术以及带通滤波,即宽带数字下变频技术,是实现数据 ...

    /dl/202420.html

    标签: FPGA 信号

    上传时间: 2021-01-12

    上传用户:walsonlee

  • RS(255,223)译码器的FPGA实现及其性能测试

      本课题首先研究了常规的RS译码器的算法,确定在关键方程的计算中采用一种新改进的BM算法,然后提出了基于复数基的有限域快速并行乘法器和利用幂指数相减进行除法计算的有限域除法器,通过这些优化方法提高了RS译码器的速度,减少了译码延时和硬件资源使用,最后利用VHDL硬件描述语言在FPGA上实现了流水线处理的RS(255,2 ...

    /dl/202646.html

    标签: FPGA

    上传时间: 2021-01-16

    上传用户:kaisherxy