首页|资源下载
登录|注册

您现在的位置是:电子研发网 > 资源下载 > HDTV码流发生器内置信源解码板和基于FPGA的显示器测试信号发生器的研究

HDTV码流发生器内置信源解码板和基于FPGA的显示器测试信号发生器的研究

  • 资源大小:3306
  • 上传时间: 2021-08-19
  • 上传用户:冰冰
  • 资源积分:2 下载积分
  • 标      签: HDTV FPGA 码流

资 源 简 介

该论文的工作主要分为两部分,第一部分是介绍与数字高清晰度电视(HDTV)码流发生器配套的信源解码板的设计与实现.信源解码板是整个码流发生器的重要组成部分,该论文在介绍相关标准MPEG-2和AC-3以及整个码流发生器功能的基础上提出了用ST公司的芯片组实现HDTV信源解码板的设计方案.论文详细分析了各个功能模块的具体设计方法以及实现时应注意的问题.目前该课题已经成功结题,各项技术指标完全符合合作单位的要求.该论文的第二部分主要是进行基于FPGA的显示器测试信号发生器的研究与开发.在对测试信号发生器所需产生的13种测试图案和所要适应的18种显示格式的介绍之后,该论文提出了以FLEX10K50为核心控制芯片的显示器测试信号发生器的设计方案.该论文详细讨论了FPGA设计中各个功能模块的划分和设计实现方法,并介绍了对FLEX10K50进行配置的方法.

相 关 资 源