首页|资源下载
登录|注册
热门搜索：fpga51单片机protel99se机器人linux 单片机 dsp armProteusmatlab

architecture

  • 期刊论文：A hierarchical architecture of centraliz

    ·期刊论文：A hierarchical architecture of centraliz

    /dl/205499.html

    标签： nbsp hierarchical architecture

    上传时间： 2021-04-27

    上传用户：j2me33

  • wishbone spec

    WISHBONE System-on-Chip (SoC)Interconnection Architecture for Portable IP Cores

    /dl/201062.html

    标签： wishbone spec

    上传时间： 2021-01-01

    上传用户：jtxjth@126.com

  • 基于SCA的硬件抽象层连接设计及其在DSP/FPGA上的实现

    软件通信体系结构(Software Communications Architecture，SCA)的专用硬件补充规范引入了硬件抽层连接(Hardware Abstract Layer Connectivity，HAL-C)的概念，它能有效地将系统波形开发与硬件平实现细节分离，波形开发者根据硬件平台提供的接口行波形组件的研发；硬件平台则为波形提供统一的接口。这样波形开发者可以不去关 ...

    /dl/202493.html

    标签： FPGA

    上传时间： 2021-01-14

    上传用户：fermat18

  • 设备语音规范 DLMS/COSEM Architecture and Protocols

    设备语言规范，用于电力设备的统一互联互通；同IEC62056系列标准配套；共分为BLUE BOOK; GREEN BOOK; WHITE BOOK; YELLOW BOOK;此外其中之一，主要阐述了链路层和应用层；当前国家电网也开始基于IEC 62056 系列定国家电网标准；之前国家电网和南方电网采用DL645，国家独立的规范；此绿皮书主要基于IEC62056 -4-7； IEC62056 ...

    /dl/204565.html

    标签： DLMS

    上传时间： 2021-03-15

    上传用户：LW123

  • Packt.Learning.Python.Design.Patterns.2nd.Edition

    内容简介：Book DescriptionWith the increasing focus on optimized software architecture and design it is important that software architects think about optimizations in object creation, code structure, and interaction between objects at the architecture or design level. This makes sure that the cost ...

    /dl/204676.html

    标签： python

    上传时间： 2021-03-20

    上传用户：lyk4664463

  • 多核虚拟可重构结构加速逻辑电路演化设计的研究

    提出了一种用基于多核虚拟可重构结构（MuViRaC）的内部演化硬件来加速组合逻辑电路演化设计过程的方法。其主要思想是依据增量演化中的输出函数分解策略，将一个组合逻辑电路分解为多个具有更少输出的子电路。每个子电路在MuViRaC上以两阶段并行演化的方式进行演化。MuViRaC在CeloxicaRCl000PCI板上的XilinxVirtexxcv2000EFP ...

    /dl/206200.html

    标签： 虚拟 重构 结构 加速 逻辑 电路 演化 设计 研究arallel algorithm

    上传时间： 2021-06-06

    上传用户：ssd1

  • AD7153资料

    The AD7152/AD7153 are 12-bit sigma-delta (Σ-Δ) capacitance-to-digital converters (CDCs). The capacitance to be measured is connected directly to the device inputs. The architecture features inherent high resolution (12-bit no missing codes, up to 12-bit effective resolution) and high linearity (± ...

    /dl/211422.html

    标签： 7153 AD

    上传时间： 2022-09-14

    上传用户：zz110814117

电子研发网版权所有 京ICP备2021023401号-2